KSC Single Chip Emulator

KSC-Hardware Durch zunehmende Komplexität der 8 und 16 Bit Prozessor-Applikationen wachsen die Anforderungen an die Entwicklungswerkzeuge. Besonders das Testen umfangreicher Programme sowie Protokolle unter Echtzeitbedingungen erfordert effiziente Debugger.

Der KSC Single Chip Emulator ist mit einem breiten Leistungsspektrum, großer Funktionalität und einer durchdachten Technik auch für die Lösung schwieriger Aufgaben bestens geeignet. Ein flexibles System, schnell umrüstbar auf unterschiedliche Prozessoren.

Die Hardware des KSC bietet eine große Triggeranzahl mit entsprechender Breite, die sich auch als Breakpoints nutzen lassen. Sie werden von einem 16-stufigen Sequenzer gesteuert. Ein leistungsfähiger Trace-Speicher zeichnet die Programmabläufe auf und stellt sie in verschiedenen Formen dar.

Die Bedienung des Emulators über die Oberfläche KSC VISION ist leicht und komfortabel. Viele verschiedene Fenster können individuell angepaßt werden und ein kontext-bezogenes Hilfesystem steht zur Verfügung.

KSC Hardware

Simulationsspeicher
64 KByte RAM Programm (erweiterbar auf 256 KByte bzw. 1MByte), 64 KByte XData (kann bei X52 während der Emulation ohne Echtzeitverlust ausgelesen werden), mapbar zwischen Zielsystem und Emulator in 256-Byte Stufen in den ersten 64 KByte und 4 KByte bei größer 64 KByte. Bei X52 ist auch das Zusammenlegen von Programm- und Datenspeicher einstellbar (Von-Neumann-Architektur).

Trigger Logik
Acht Hardware-Trigger mit je 80 Bit Breite für Adressbus, Datenbus, Ports, Steuerleitungen und 8 externe Eingänge.

Trigger/Breaklogik
Jeder der 8 Hardware Trigger kann als Breakpoint genutzt werden, zusätzlich bis zu 128 000 Adress-Breakpoints, Break auch bei Trace full und nach Zeitintervall. Statt Break kann auch Snapshot (kurzes Anhalten, Fenster-Update und erneutes Starten) eingestellt werden.

Tag Speicher
Jeder Adresse, die der Prozessor ansprechen kann, sind 4 Bits für Trigger/Breaks und zur Aufzeichnung von Speicherzugriffen zugeordnet. Je nach Ausbau des Simulationsspeichers 256KTag-Bits bei 64KByte/1 MTag-Bit bei 256KByte /4 M-Tag-Bits bei 1MByte. Der Tag-Speicher ist auch als Adress-Breakpoint nutzbar.

Breakpoint setzen durch Anklicken der entsprechenden Zeile im Disassembly- oder Sourcefenster. Der Zugriff auf jede externe Speicherzelle wird erfaßt.

Sequenzer
Flexible Verarbeitung der 8 Trigger und der Tag Ereignisse mit 4 Zählern (1-65000) in einem 16-stufigen Sequenzer für:

  • Triggerausgabe
  • Break
  • Snapshot
  • Zeitmessung
  • Ereigniszählung
  • Verzweigung in eine andere Ebene
  • Trace-Qualifizierung
  • Trace-Trigger
  • Trace-Steuerung (on/off)
In jeder Ebene können andere Break- und Tracebedingungen gewählt werden. Jede Ebene kann mehrere Unterebenen haben, paralelle Verarbeitung alle Definitionen einer Ebene. Übersichtliche Eingabe und Darstellung in C-ähnlicher Syntax.

Zeitmessungen (2) / Ereigniszählung (1)

  • 40 Bit-Timer (Auflösung 100ns), Start/Stop durch 2 Trigger oder extern, Online Auswertung der minimalen, maximalen und der gesamten Zeit zwischen den Triggern
  • 40 Bit-Timer für CPU-Zyklen oder Assembler-Befehle
  • 40 Bit-Counter für Zählung beliebiger Ereignisse
Externe Ein- und Ausgänge
8 externe Eingänge für Trigger, Break und Trace. Bei Erreichen von 6 der 8 Triggerpunkten wird ein Signal -z.B. für das Ansteuern von Ozillographen- am externen Ausgang erzeugt.

Code Coverage
Das lückenlose Aufzeichnen aller externen CPU-Speicherzugriffe ermöglicht vollständige Code Coverage, dargestellt im Disassembler und Source Fenster, durch Bereiche oder Symbole.

Trace Analyzer (Option)

  • Trace Option mit mehr als 16 000 Samples bei 80 Bit Breite für Adressen-, Daten-, Kontrollbus, Ports und 8 externe Leitungen, 16 Bit zur Zeitmessung zwischen den Samples (100 ns - 5 ms Auflösung)
  • Trace Qualifizierer: Aufzeichnung von ausgewählten Prozessorzyklen wie z.B.: lesen, schreiben, ausführen, erstes Byte eines Befehls, Anfang einer Hochsprachenzeile, bestimmte Adressbereiche
  • Trace Trigger: Unterbrechen der Traceaufzeich-nung bei Erreichen des Tracetriggers ohne den Prozessor anzuhalten
  • Area Trace (für beliebig viele Bereiche)
  • Variables Verhältnis von Pre- und Post-Trigger-Aufzeichnung
  • Tracequalifzierung und Trace Trigger werden durch den Sequenzer gesteuert
  • Darstellung der Trace-Aufzeichnung als Prozessor-Status, in disassemblierter Form oder in HLL
  • Datenqualifizierung
  • Datenfilterung
  • Zeitmessung zwischen verschiedenen Samples (absolut zu einem festen Bezugspunkt oder relativ zwischen den aufeinanderfolgenden Samples)
  • Traceaufzeichnungen sind in verschiedenen Formen als Datei abspeicher- und wieder darstellbar.
Target Adaption
Zum Anschluß an das Zielsystem stehen Gehäuse in DIL, PLCC und TQFP (mit bis zu 0,5 mm Pitch) zur Verfügung.

Schnittstellen
RS 232C an COM1-4, max. 115 KBaud, Parallel-Schnittstelle über LPT1-3 eines jeden PC (default).

Mechanische Daten
Leistung: 40 W, 110/220 VAC,
Umgebungstemperatur: 0°C bis 35°C,
Gewicht ca. 4 kg,
Gehäusemaße (HxTxB):
ca. 108x258x312mm, ohne Kabel.